0.4mm/0.5mmピッチWLP向け高密度PCB設計ガイド

電子機器が小型化,高性能,低消費電力の傾向を続けているため,Wafer Level Package (WLP) 技術はモバイルデバイスで広く採用されています.ウェアラブル優れた大きさ,優れた電気性能,熱特性により,他の要求の高い分野にも適用されます.WLP 包装は,印刷回路板 (PCB) の設計に前例のない課題を提示するこのレポートは,重要な考慮事項,実用的な設計技術,潜在的な問題に関する包括的な検討を提供します.,そして0.4mm/0.5mmのピッチのWLPPCB設計のためのソリューションです

Wafer Level Packagingは,パッケージ処理が切断前に直接Wafer上で完了する技術である.このアプローチは重要な利点を提供します:

• サイズ最小化:WLPの寸法がチップサイズと密接に一致し,追加の基板の要件を排除する
• 電気性能向上:相互接続の長さを減らす,寄生体誘導力と容量を低下させる
• 熱管理の改善直接のチップ露出により,より良い熱散が促進されます
• コスト削減単純化されたプロセスと材料の使用削減 低パッケージングコスト

WLP包装は,いくつかの構成で提供されています:

• ファンイン WLP:チップのアクティブエリア内に位置するボール,最小のパッケージサイズを維持
• ファンアウト WLP:リディストリビューションレイヤー (RDL) を使用して,チップ領域を超えた接続を拡張する
• eWLB (インベデッド・ウェーファーレベルBGA):RDL加工前はエポキシ樹脂内にチップを組み込む

WLP PCB 設計の基礎は,正確なパッド構成であり,主に2つのアプローチがあります.

溶接マスク定義 (SMD) パッド:

• 利点:パッドの粘着性と信頼性が向上
• デメリット:銅の接触面積と経路空間を減らした

溶接式マスクの定義 (NSMD) パッド:

• 利点:接続領域の拡大とルートの柔軟性
• デメリット:機械的な強度が低い

球場 (中心から中心までの距離) が基本的には設計の制約を決定します.

0.5ミリピット:約19.7mlの距離を保持し,1ozの銅 (220mA容量) で4mlの痕跡を容認します

0.4mm 投影:幅は2.7ミリ (容量160mA)

トレース電流容量は,幅と銅厚さに左右されます.

• 1オンス銅:低電流アプリケーションに適しています
• 2オンス銅:中流の要求を満たす
• 3オンス銅: 高電流アプリケーションに必要な

高密度の設計には 複雑な方法が必要です

• 透孔バイアス:基本的ですが,スペースを消費します
• 盲目/埋もれたバイアス:空間を節約してもコストが上がる
• マイクロビア:最大密度の溶液をレーザーで掘り出す

重要な考慮事項は以下の通りです

• 阻力制御 (50Ω単端,100Ω差)
• 正確な終了によって反射最小化
• 適切な隔離による交差音の削減

従来の路由が不十分だと証明された場合

• レーザーで掘削されたマイクロボイア:高コストの精密ソリューション
• スターゲージされたボール配列:追加ルーティングスペースを作成します.
• 部分的なボール配列利用:路線補償のための戦略ピンの省略

基本的検証プロセスは以下のとおりです.

• 設計規則のチェック (DRC)
• シグナル整合性シミュレーション
• 熱分析
• プロトタイプ試験

0.4mm/0.5mmピッチのWLPPCB設計の成功には,パッドの種類,正確なトラス幅計算,ルーティングの課題に対する革新的なソリューションの慎重な検討が必要です.この指針を適用することで現代の小型電子機器の要求を満たす 高性能で信頼性の高い設計を実現できます